EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 28 29 30 313233 34 35 36 ... 80 / 80 页下一页

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

[复制链接]

272371972

发表于 2010-5-31 15:55:52 | 显示全部楼层

xiexie

回复支持反对

xiaoyuer38

发表于 2010-6-2 10:06:49 | 显示全部楼层

急需........

回复支持反对

xiaoyuer38

发表于 2010-6-2 10:08:42 | 显示全部楼层

只要第八章

回复支持反对

ericchen228

发表于 2010-6-2 12:22:16 | 显示全部楼层

Thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

babikambing

发表于 2010-6-3 17:55:15 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

babikambing

发表于 2010-6-3 17:56:21 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

babikambing

发表于 2010-6-3 17:58:22 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

babikambing

发表于 2010-6-3 17:59:23 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

babikambing

发表于 2010-6-3 18:00:24 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

路人

发表于 2010-6-3 21:43:04 | 显示全部楼层

Thank you very much！

回复支持反对

1 ... 28 29 30 313233 34 35 36 ... 80 / 80 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-19 07:22 , Processed in 0.022951 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

站长推荐 /1