设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 29 30 31 323334 35 36 37 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-6-4 23:00:23 | 显示全部楼层

good thanks for sharing!

回复支持反对

使用道具举报

发表于 2010-6-4 23:01:49 | 显示全部楼层

good thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-4 23:03:32 | 显示全部楼层

good thanks for sharing!

回复支持反对

使用道具举报

发表于 2010-6-4 23:04:45 | 显示全部楼层

good thanks for sharing!

回复支持反对

使用道具举报

发表于 2010-6-4 23:06:11 | 显示全部楼层

good thanks for sharing!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-6 16:15:38 | 显示全部楼层

xeixie

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-8 01:30:31 | 显示全部楼层

Thanks! It's good

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-8 01:31:48 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-8 01:33:45 | 显示全部楼层

dddddddddddddddddddddddddddddd

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-8 01:35:08 | 显示全部楼层

thanks for your sharing

回复支持反对

使用道具举报

1 ... 29 30 31 323334 35 36 37 ... 80 / 80 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-18 19:13 , Processed in 0.016479 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表