设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 30 31 32 333435 36 37 38 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-6-8 09:37:21 | 显示全部楼层

此楼必火！

回复支持反对

使用道具举报

发表于 2010-6-8 12:22:08 | 显示全部楼层

还不错的一本书~

回复支持反对

使用道具举报

发表于 2010-6-8 14:48:17 | 显示全部楼层

Thanks!

回复支持反对

使用道具举报

发表于 2010-6-8 19:48:08 | 显示全部楼层

good material

回复支持反对

使用道具举报

发表于 2010-6-9 15:44:49 | 显示全部楼层

谢谢谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-9 15:47:53 | 显示全部楼层

好东西啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-10 17:07:03 | 显示全部楼层

thanks!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-10 17:13:08 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-10 22:23:07 | 显示全部楼层

呵呵～～真是好资源啊，前段时间快找破头了，也没找到～～多谢了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-12 04:42:07 | 显示全部楼层

很好,很强大.

回复支持反对

使用道具举报

1 ... 30 31 32 333435 36 37 38 ... 80 / 80 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-18 23:20 , Processed in 0.171378 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表