设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 30 31 32 333435 36 37 38 ... 80 / 80 页下一页

发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-6-8 09:37:21 | 显示全部楼层

此楼必火！

回复支持反对

发表于 2010-6-8 12:22:08 | 显示全部楼层

还不错的一本书~

回复支持反对

发表于 2010-6-8 14:48:17 | 显示全部楼层

Thanks!

回复支持反对

发表于 2010-6-8 19:48:08 | 显示全部楼层

good material

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-9 15:44:49 | 显示全部楼层

谢谢谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-9 15:47:53 | 显示全部楼层

好东西啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-10 17:07:03 | 显示全部楼层

thanks!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-10 17:13:08 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-10 22:23:07 | 显示全部楼层

呵呵～～真是好资源啊，前段时间快找破头了，也没找到～～多谢了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-12 04:42:07 | 显示全部楼层

很好,很强大.

回复支持反对

1 ... 30 31 32 333435 36 37 38 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-24 11:10 , Processed in 0.034224 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表