我一知半解：很多模块的input总是缓冲2～3拍，道理何在？

hongyijia13

我大概也了解它的作用，就是防止输入信号异步产生的毛刺，但总觉得一知半解。
有的input同步2个时钟，有的却是同步3个时钟，为什么啊？
哪位大侠能讲一下，使我能明白具体的作用原理。
先说声谢谢了。

smilesly

一般消除毛刺就一拍
如果是异步时钟域，打一拍不够用，就要打两拍~

一般没有说一定要打三拍或以上，除非你的逻辑功能方面的需要~

hongyijia13

1）为什么1拍能消毛刺？
如果毛刺正好发生在时钟沿，那么毛刺就起作用了啊。
2） 两拍为什么就能同步呢？

smilesly

1.消除毛刺~
打一拍并不能完全消除毛刺，你说的这种可能性是存在的~

2.两拍为什么能同步，我给你问问明天来回复

freeren_liming

有的input同步2个时钟， 这是一种双锁存器法 用以消除亚稳态 一种同步策略

fenglouto

楼上正解，不是消除毛刺，解决亚稳态的问题

smilesly

1# hongyijia13
[localimg=339,117]1[/localimg]
左边为异步输入端，经过两级触发器同步，在右边的输出将是同步的，而且该输出基本不存在亚稳态。其原理是即使第一个触发器的输出端存在亚稳态，经过一个CLK周期后，第二个触发器D端的电平仍未稳定的概率非常小，因此第二个触发器Q端基本不会产生亚稳态。


l
处理异步输入时，可以使用2级同步电路，为什么不用3级或更多级别的电路呢？
答：2级从理论或实际使用都表明有足够的可靠性了，所以3级没有必要。

l
解释为什么第二个触发器D端的电平仍未稳定的概率非常小：
如果一个时钟周期>resolution time，即：使上一级寄存器有足够的时间摆脱亚稳态（满足了建立时间要求），但如果上一级DFF采样错误，那么下级DFF同样继承这个采样错误值，只是不会出现亚稳态，杜绝了亚稳态的传递。如果要稳定的正确采样，必须引入高速时钟，时钟频率为原数据频率的3倍以上，根据奈奎斯特采样定理需要两倍。

smilesly

   

1# hongyijia13  

左边为异步输入端，经过两级触发器同步，在右边的输出将是同步的，而且该输出基本不存在亚稳态。其原理是即使第一个触发器的输出端存在亚稳态，经过一个CLK周期 ...
smilesly 发表于 2009-11-28 09:11

                               
登录/注册后可看大图

不知道为啥图片贴不上来，就是两极的D触发器~

chenfengrugao

对，消除亚稳态！

tiantianxch

有时候也是模块间交互的结果