我一知半解：很多模块的input总是缓冲2～3拍，道理何在？

huhululu1 · 发表于 2009-12-7 10:27:28

gjfjhfghfghf

huhululu1 · 发表于 2009-12-7 10:36:22

ffgfgjfgjfgj

zhouskill · 发表于 2009-12-9 17:00:06

路过，学习！！！

jerry_gzy · 发表于 2009-12-10 11:08:07

2拍可以讓input的數據在第2拍的時候校正meta-stable state，原理可以參考not gate 環振蕩器的正反饋Vin/Vout圖。

yuanpin318 · 发表于 2009-12-10 13:32:51

metastabel issue

sqb1986 · 发表于 2009-12-16 13:16:30

好问题。。。学习了

wangjunweiair · 发表于 2009-12-16 23:39:54

学习了呵呵顶

l00132699 · 发表于 2009-12-17 11:42:53

单bit数据跨时钟域传输打两拍是为了消除时钟域转换时有可能发生的亚稳态现象，多bit数据时就要使用RAM或FIFO了，至于为什么为两拍，好像是国外研究人员作了一个统计，打两拍后出现亚稳态的机率低达1/1000000

guoyu · 发表于 2009-12-21 16:44:25

这个问题你可以这样理解，对于输入的IO来说，它的内部是不是有一个内嵌的FF呢？一般的FPGA都有吧？还有两个级联的FF，为了防止亚稳态传播，是不是要放得很近呢？那么多余的一个FF可以理解为Pipeline的FF，正如N楼上的人说的为了布线与时序的关系。

tks15 · 发表于 2009-12-24 05:52:08

reduce jitter

站长推荐 /1