我一知半解：很多模块的input总是缓冲2～3拍，道理何在？

eaglelsb · 发表于 2009-11-28 16:22:40

有时是为了让时序更满足，便于布线，

hongyijia13 · 发表于 2009-11-30 09:48:46

想不到有这么多回复，谢谢了啊。

hongyijia13 · 发表于 2009-11-30 09:51:13

7# smilesly

很详细，谢谢。

taoy1986 · 发表于 2009-11-30 10:45:41

4# smilesx学习了谢谢

hcm608 · 发表于 2009-12-1 11:54:05

学习了～

wanganl · 发表于 2009-12-1 15:03:10

什么是亚稳态啊。。。。。。。。。。。。。。

wdgui522 · 发表于 2009-12-4 22:17:46

跨时钟域之间确实是打两拍来消除亚稳态

billwaston · 发表于 2009-12-6 21:01:52

有时也是为了布线的需要，三级流水，可以让数据在FPGA内部的一个区域更安全的传到另一个区域。。。

huhululu1 · 发表于 2009-12-7 09:44:23

hljlhjljkljgk

huhululu1 · 发表于 2009-12-7 10:07:07

sfgjfgjdghkjg

站长推荐 /1