如何用FPGA实现10ms的延时？

visonwong · 发表于 2009-11-28 03:07:18

这是流水线的问题。

franklwq · 发表于 2009-11-28 03:44:22

计数就可以了

liuji186 · 发表于 2009-11-28 11:12:44

用100m时钟采集1m时钟产生触发信号，通过触发信号用100m时钟计数看看

chenfengrugao · 发表于 2009-11-28 11:37:35

不管怎么设计，保持全同步逻辑！这样会减少很多问题！

ADC916 · 发表于 2009-11-28 13:44:06

very nice!!!

tiantianxch · 发表于 2009-11-28 13:57:56

实现延时只能用时钟分频和计数了

lzp_k2 · 发表于 2009-12-1 14:09:17

高手的说法是：用1MHz的时钟计数产生的counter小一些，用100MHz的时钟产生的counter很大，counter的位数过多的话可能综合的时候会出问题，比如综合不过去，时序不满足。

另外此处的延时是用来滤波的，用1MHz的话， ...
psd0208 发表于 2009-10-27 09:13

登录/注册后可看大图

不太明白，是否可以进一步说明？

lzp_k2 · 发表于 2009-12-1 14:10:29

3# psd0208

是否可以进一步说明？

xzp001 · 发表于 2009-12-1 21:59:38

高手真多，呵呵，不过我也是这么处理的！算不算高手呢！

uestclhc · 发表于 2009-12-1 22:43:42

高手多啊学习了

如何用FPGA实现10ms的延时？

浏览过的版块

站长推荐 /2