如何用FPGA实现10ms的延时？

dusy · 发表于 2009-11-13 21:42:54

学习了，呵呵

zhouskill · 发表于 2009-11-16 12:19:21

路过，学习。。。。。。。。。。

duanwuyu · 发表于 2009-11-16 14:10:32

用1MHz的时钟做使能，仍然采用100M时钟做计数！！！！！！！！！！！

正解，就不会有warning了！

qinhld · 发表于 2009-11-19 21:27:59

学习学习

arronxhj · 发表于 2009-11-20 00:09:00

学习了，有收获

lennon789 · 发表于 2009-11-22 16:52:08

用1MHz的时钟做使能，仍然采用100M时钟做计数！！！！！！！！！！！
这个是正解

dudu · 发表于 2009-11-22 21:09:17

100Mhz到1Mhz，怎么分的频？计数器分频的话，还是比较大。资源分频后的1Mhz的信号当时钟，应该当成ripper时钟。所以会有警告。

yuanpin318 · 发表于 2009-11-24 15:49:55

PLL to implement

edacw · 发表于 2009-11-27 13:40:48

那种分频成异步电路了

bithxm · 发表于 2009-11-27 14:18:19

计数所用的寄存器数目是一定的

站长推荐 /2