在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4667|回复: 2

Verilog 关于case 选择的怪异结果

[复制链接]
发表于 2009-10-20 21:29:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
module muxtwo (a,b,out1,out2);
input   a;
input   b;
output reg [2:0] out1,out2;

  always @(a)
   
begin  
       case (a)
            1'b0 : out1=3'b000;
            1'b1 : out1=3'b001;
            1'bx : out1=3'b000;
            1'bz : out1=3'b010;
            1'b? : out1=3'b000;
            default: out1=3'b111;
       endcase
    end
always @(b)   
    begin //case2
  casex (b)
   1'b0 : out2=000;
            1'b1 : out2=001;
            1'b? :  out2=000;
            1'bx : out2=000;
            1'bz : out2=010;
            default: out2=3'b111;
            endcase
     end
endmodule
我的目的是测试case 在比较 x,z 值的输出结果,用Quartus 波形仿真发现,当输入是x,z时,输出结果out1,out2的第一位竞然也是x,z.各位高手看看时那的问题.
发表于 2009-11-3 08:45:41 | 显示全部楼层
用NC,没有发现你说的问题。
发表于 2009-11-3 16:14:37 | 显示全部楼层
是吗??????
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 10:49 , Processed in 0.018200 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表