设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › STA问题

发新帖

查看: 2627|回复: 1

STA问题

发表于 2009-10-13 15:28:30 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在PT 的UG 中有一句话“PrimeTime can analyze designs:Without unclocked memory elements, such as RS latches”，这里的RS锁存器是不是指不带时钟的基本RS锁存器，是不是带时钟端得锁存器、触发器都可以做STA?谢谢

elements, Memory, 触发器

相关帖子

回复

发表于 2009-10-14 20:09:04 | 显示全部楼层

个人认为静态时序分析主要是检查是否满足建立保持时间所以还是针对时序来说的当然之间的组合逻辑也对时序有影响

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 22:37 , Processed in 0.019325 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表