请教关于I2C总线的问题

cosmo.wang

我想请问一下，在I2C总线中，当从节点没有准备好，下拉SCL来延迟周期，延迟scl_oen.代码如下：

always @(posedge clk)
dscl_oen <= #1 scl_oen;                                                   //output scl_oen;            I2C时钟输出时能。                    reg dscl_oen;                 延迟后的scl_oen
assign slave_wait = dscl_oen && !sSCL;                          //reg sSCL;                     同步后的SCL输入。                   wire slave_wait;

我的问题是
1，对这段代码怎么理解，尤其是 “assign slave_wait = dscl_oen && !sSCL;” 这一句。
2，还有就是“当从节点没有准备好，下拉SCL来延迟周期”这句话的理解。

请各位帮忙解答。先谢谢了！

cosmo.wang

好像没有人理会我。请求高手帮助！！！！

pausebreak

1.assign slave_wait = dscl_oen && !sSCL
dscl_oen  high说明现在是scl pin是 input状态
!sSCL 说明scl pin 是低电平。正常状态scl pin上有上拉电平。如果这时候是低电平说明是slave 拉低的。
2当从节点没有准备好，下拉SCL来延迟周期
是指从节点设备接收到数据后，没有那么快处理，就下拉SCL来延迟周期。等处理完后，可让master发送下面的数据