当板子没有reset 键的时候，FPGA 内部怎么产生reset 信号？

qushaobo · 发表于 2009-11-11 07:46:32

原帖由 xtaixm 于 2009-9-21 14:13 发表做一个power on reset 就是做一个计数器！上电后计数！计到最大后就不动了！ reg [19:0] rst_cnt; always @(posedge clk) if(rst_cnt!=20'hfffff)rst_cnt + 1; wire rst = (rst_cnt!=20'hffff);
谢谢，可是问题是计数器在开始上电的时候并不是从0开始计数的，并没有初始化计数器啊。

有没有初始化计数器的设计的？

谢谢，或者有没有其他的方式产生呢？

计数器的值不能初始化吗?你用的什么器件啊?

taoy1986 · 发表于 2009-11-13 12:22:46

1# 321liuwei321

谢谢

hcm608 · 发表于 2009-12-1 17:15:44

路过，学习了～～～

zuniaowu · 发表于 2009-12-2 13:04:43

学习中，谢谢

hcm608 · 发表于 2009-12-3 09:27:48

采用计数器来实现复位，我试了下，综合后就没了。

jincheng235 · 发表于 2009-12-8 15:08:52

一般就是用计数器做

hjc1108eda · 发表于 2009-12-8 16:33:18

必须有外部电路配合，或者内部已经有的机制，完全靠计数器肯定有问题。比如上面的
reg [19:0] rst_cnt;
always @(posedge clk)
if(rst_cnt!=20'hfffff)rst_cnt + 1;

wire rst = (rst_cnt!=20'hffff);
上电的时候没有rst_cnt，寄存器的值是随机的，如果随机在20'hfffff的话，rst信号就一直处于有效状态了

livelei · 发表于 2011-12-13 17:01:01

目前对这个问题仍然是一头雾水，不清楚如何在内部实现抚慰功能

lybuct · 发表于 2011-12-13 18:00:20

内部复位似乎用的是电容~~

SKILLER · 发表于 2011-12-13 18:48:47

复位信号肯定是要由外部给的，送到FPGA 的IO，FPGA有专门的全局复位pin，不可能让FPGA自己产生一个复位信号给自己复位的，想想verilog中的always语句吧！

当板子没有reset 键的时候，FPGA 内部怎么产生reset 信号？

站长推荐 /2