在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 20645|回复: 39

当板子没有reset 键的时候,FPGA 内部怎么产生reset 信号?

[复制链接]
发表于 2009-9-20 05:59:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
买的一块板子,居然一个push button都没有,reset都要自己产生,试了很多方法,都不行,原因,归结为:VHDL, 或者Verilog的初始化值都只能方针,而不可综合。
请问各位大侠,怎么用vhdl 或者其他方法产生可综合的reset 信号呢?

谢谢了。
发表于 2009-9-20 08:04:49 | 显示全部楼层
很多方法啊
一般上电复位是通过在复位管脚出加一个电容
让上电的时候复位管脚比电源晚点时间拉高就可以实现上电复位了
发表于 2009-9-21 14:13:31 | 显示全部楼层
做一个power on reset
就是做一个计数器!
上电后计数!计到最大后就不动了!

reg [19:0] rst_cnt;
always @(posedge clk)
if(rst_cnt!=20'hfffff)rst_cnt + 1;

wire rst = (rst_cnt!=20'hffff);
 楼主| 发表于 2009-9-28 11:22:46 | 显示全部楼层


原帖由 xtaixm 于 2009-9-21 14:13 发表 做一个power on reset 就是做一个计数器!上电后计数!计到最大后就不动了! reg [19:0] rst_cnt; always @(posedge clk) if(rst_cnt!=20'hfffff)rst_cnt + 1; wire rst = (rst_cnt!=20'hffff);



谢谢,可是问题是计数器在开始上电的时候并不是从0开始计数的,并没有初始化计数器啊。

有没有初始化计数器的设计的?

谢谢,或者有没有其他的方式产生呢?
发表于 2009-9-28 12:37:32 | 显示全部楼层
xilinx的FPGA有GSR信号,可以用来复位所有内部寄存器
发表于 2009-9-29 22:54:49 | 显示全部楼层
楼主有没有想过你的mp3,手机每次开机也不需要按reset?
一般板子上都有power on reset电路的,就是简单的RC电路。
板子上没有的,IC也内建power on reset macro。
发表于 2009-9-29 23:03:39 | 显示全部楼层
可以用fpga内部的pll模块中的lock信号作为reset
发表于 2009-10-1 00:08:42 | 显示全部楼层
上次遇到一个问题,DCM永远不lock
发表于 2009-10-19 15:06:59 | 显示全部楼层
建议仔细理解Xilinx FPGA的上电配置过程,这样就可以做出一个POR电路来。保证内部register在没有外部reset信号的情况下可以正确复位。
发表于 2009-10-24 00:33:59 | 显示全部楼层
写个代码用计数器,可以实现自复位。一开始reset信号处于复位状态,计数满后将reset信号释放。
我的项目就是这么做的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:27 , Processed in 0.024570 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表