当板子没有reset 键的时候，FPGA 内部怎么产生reset 信号？

jingbot

写个代码用计数器，可以实现自复位。一开始reset信号处于复位状态，计数满后将reset信号释放。
我的项目就是这么做的。

CunjieSong

非常感谢啊,嘿嘿

zpxiang19

用xilinx的话可以考虑用DCM上的lock信号作为复位信号

yangqingqing

11# jingbot

你的意思是上电后寄存器就归零，然后再开始计数吗？

sunsibing

计数器的复位端接的是什么信号，上电的计数器Q端状态如果不是零，那岂不是不是从零开始计数了

sunsibing

我觉得FPGA内部有一个全局复位信号，在上电的时候就把所有的寄存器都复位为0了
另外，也可以利用fpga一个IO，外接阻容复位电路，我觉得也是可以当成寄存器的上电复位的

mj1029

计数器上电时是可以初始化的，VHDL语句如下：
signal cnt : std_logic_vector(7 downto 0):=X"00";
然后计数延时即可。
当然用DCM的Lock信号也是可以的，如果延时比较长的话，保险起见，可以用DCM的Lock作为上面计数器的异步复位信号，等时钟正常后再计数延时。

jandg55

楼上的，那个赋值综合器会忽略掉的。

qinshou211

9楼说的比较在理，但是在配置没有完成之前何谈复位呢？
10楼的问题是，程序开始后计数器是个什么状态这个能定吗？

mj1029

回18楼，我的理解是寄存器类型都会赋初值，不指定的话综合器会给个默认值，给定的话，就按给定的设置，通过查看编译后的信息可以看到这个区别。
还有一种类型，就是CONSTANT型，也是可以通过这种方式赋值的。