EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的spi总线描述

1 2 3 4 5 67 / 7 页

楼主: tiger_hyh

Verilog的spi总线描述

[复制链接]

从这一刻信仰

发表于 2014-10-3 14:28:03 | 显示全部楼层

非常感

回复支持反对

JIANGXHUA

发表于 2014-10-3 15:43:20 | 显示全部楼层

好像很不错的样子

EETOP创芯人才网职位发布入口

回复支持反对

foxfoxes

发表于 2014-10-3 19:06:08 | 显示全部楼层

多谢楼主~

回复支持反对

winterhorse

发表于 2014-10-6 20:43:56 | 显示全部楼层

谢谢分享！！！

EETOP创芯人才网职位发布入口

回复支持反对

xinming200

发表于 2015-8-30 20:47:51 | 显示全部楼层

下来看看那

EETOP创芯人才网简历投递入口

回复支持反对

yinglin

发表于 2016-1-12 22:54:55 | 显示全部楼层

doc...verilog

EETOP创芯人才网职位发布入口

回复支持反对

tezhi

发表于 2019-7-24 13:55:13 | 显示全部楼层

希望資料完整, 才可以學習下

EETOP创芯人才网简历投递入口

回复支持反对

limeng961010

发表于 2024-3-19 14:33:27 | 显示全部楼层

非常感谢！

EETOP创芯人才网职位发布入口

回复支持反对

1 2 3 4 5 67 / 7 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2025-1-1 00:50 , Processed in 0.019538 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

Verilog的spi总线描述

站长推荐 /1