设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的spi总线描述
1234567
返回列表 发新帖
楼主: tiger_hyh

Verilog的spi总线描述

[复制链接]
发表于 2014-10-3 14:28:03 | 显示全部楼层
非常感
回复 支持 反对

举报

JIANGXHUA
发表于 2014-10-3 15:43:20 | 显示全部楼层
好像很不错的样子
回复 支持 反对

举报

foxfoxes
发表于 2014-10-3 19:06:08 | 显示全部楼层
多谢楼主~
回复 支持 反对

举报

winterhorse
发表于 2014-10-6 20:43:56 | 显示全部楼层
谢谢分享！！！
回复 支持 反对

举报

xinming200
发表于 2015-8-30 20:47:51 | 显示全部楼层
下来看看那
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yinglin
发表于 2016-1-12 22:54:55 | 显示全部楼层
doc...verilog
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tezhi
发表于 2019-7-24 13:55:13 | 显示全部楼层
希望資料完整, 才可以學習下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

limeng961010
发表于 2024-3-19 14:33:27 | 显示全部楼层
非常感谢！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 21:49 , Processed in 0.019000 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表