设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的spi总线描述
12345678下一页
返回列表 发新帖
楼主: tiger_hyh

Verilog的spi总线描述

[复制链接]
wbywwww
发表于 2009-12-29 15:07:11 | 显示全部楼层
好东西 谢谢楼主
回复 支持 反对

使用道具 举报

发表于 2009-12-29 15:50:04 | 显示全部楼层
顶一下看看，，，
回复 支持 反对

使用道具 举报

发表于 2009-12-29 16:44:18 | 显示全部楼层
就稳当啊？
回复 支持 反对

使用道具 举报

发表于 2009-12-30 22:03:21 | 显示全部楼层
感谢  呵呵
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

hahaer
发表于 2009-12-30 22:15:20 | 显示全部楼层
hao.....
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-5-2 08:58:02 | 显示全部楼层
谢谢谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

puyuwei
发表于 2010-5-2 15:04:41 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

norax!
发表于 2010-5-2 17:27:56 | 显示全部楼层
最近剛好在學Verilog
感謝分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-7-9 18:57:49 | 显示全部楼层
看看怎么样？
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

xu1202
发表于 2010-7-13 20:57:05 | 显示全部楼层
好东西要了
回复 支持 反对

使用道具 举报

下一页 »
12345678下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-6 11:10 , Processed in 0.019253 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表