设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的spi总线描述
12345678下一页
返回列表 发新帖
楼主: tiger_hyh

Verilog的spi总线描述

[复制链接]
发表于 2011-5-5 10:37:22 | 显示全部楼层
回复 1# tiger_hyh


    谢谢楼主分享
回复 支持 反对

使用道具 举报

发表于 2011-5-5 17:44:12 | 显示全部楼层
回复 1# tiger_hyh


    谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-7-19 13:45:35 | 显示全部楼层
thank you
回复 支持 反对

使用道具 举报

hgxl112
发表于 2011-8-1 21:45:01 | 显示全部楼层
回复 支持 反对

使用道具 举报

puyuwei
发表于 2011-8-3 15:10:26 | 显示全部楼层
谢谢分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-8-4 11:14:12 | 显示全部楼层
野下来看看吧
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-9-15 16:26:11 | 显示全部楼层
thank you！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-2-17 14:56:43 | 显示全部楼层
非常感谢！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-3-21 09:19:05 | 显示全部楼层
再次感谢  呵呵  顺便挣钱
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-3-21 13:54:02 | 显示全部楼层
可以参考一下
回复 支持 反对

使用道具 举报

下一页 »
12345678下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-6 11:10 , Processed in 0.020384 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表