设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 芯片设计必须解剖的IP核（包含VHDL和Verilog代码） ...
12345678910下一页
返回列表 发新帖
楼主: alan194

芯片设计必须解剖的IP核（包含VHDL和Verilog代码）

[复制链接]
ylry00
发表于 2013-7-7 18:10:42 | 显示全部楼层
8051等等
回复 支持 反对

使用道具 举报

发表于 2014-9-30 14:54:54 | 显示全部楼层
感谢分享。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2014-9-30 22:36:59 | 显示全部楼层
不错啊
回复 支持 反对

使用道具 举报

发表于 2014-10-15 09:12:45 | 显示全部楼层
谢谢分享,学习一下
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2014-10-15 09:36:54 | 显示全部楼层
非常感谢，谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-2-18 16:58:42 | 显示全部楼层
感谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-7-7 22:46:18 | 显示全部楼层
回复 1# alan194


    thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

Ryggeor
发表于 2015-7-8 01:09:50 | 显示全部楼层
thnx!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

xialei
发表于 2015-7-8 14:35:17 | 显示全部楼层
谢谢楼主分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-7-21 16:06:20 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

使用道具 举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 20:12 , Processed in 1.271805 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表