设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 芯片设计必须解剖的IP核（包含VHDL和Verilog代码） ...
12345678910下一页
返回列表 发新帖
楼主: alan194

芯片设计必须解剖的IP核（包含VHDL和Verilog代码）

[复制链接]
tao2000
发表于 2011-4-2 12:12:05 | 显示全部楼层
学习学习
回复 支持 反对

使用道具 举报

ydt101
发表于 2011-4-4 14:38:10 | 显示全部楼层
谢谢分享！
谢谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-4-26 23:29:48 | 显示全部楼层
感谢分享，支持一下
回复 支持 反对

使用道具 举报

发表于 2011-4-27 12:30:11 | 显示全部楼层
好东西 谢谢了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ycx0715
发表于 2011-5-27 16:19:42 | 显示全部楼层
这比较深！不错
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-5-27 16:30:43 | 显示全部楼层
看来高人还是很多的,我还要努力学习才行
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-5-28 10:08:32 | 显示全部楼层
good, upupup!!!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-6-5 03:31:35 | 显示全部楼层
Good!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

wqchen
发表于 2011-6-5 08:53:45 | 显示全部楼层
6666666666666666666666
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-6-6 16:15:20 | 显示全部楼层
谢谢楼主
回复 支持 反对

使用道具 举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-26 05:27 , Processed in 0.015608 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表