在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: alan194

芯片设计必须解剖的IP核(包含VHDL和Verilog代码)

[复制链接]
发表于 2009-9-14 12:12:58 | 显示全部楼层
thanks....
发表于 2009-9-26 20:09:41 | 显示全部楼层
给感感谢啊
发表于 2009-10-6 16:46:23 | 显示全部楼层
很感谢!
发表于 2009-10-6 22:47:48 | 显示全部楼层
看看有什么内容
发表于 2009-10-10 00:45:07 | 显示全部楼层
感谢分享,支持一下。
发表于 2010-3-10 09:50:32 | 显示全部楼层
kankan
发表于 2010-3-10 10:38:56 | 显示全部楼层
好东西,学习了
发表于 2010-3-10 11:10:55 | 显示全部楼层
我见过的最好的脚本教程
发表于 2010-3-10 21:15:16 | 显示全部楼层
好东西分享了
发表于 2010-10-20 18:12:43 | 显示全部楼层
GOGOGOGOGO!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 09:02 , Processed in 0.026181 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表