关于pipeline adc中opamp scaling

iamxo

我在做opamp的scaling的时候，sampling cap，tail current，input transistor size，load cap都做了scaling，但是发现这样
仿真出来的GBW比原来的要小。我怀疑是opamp本身的输出电容还没有完全scale down，不知道大家有什么看法？然后，
怎样才能保证我scale down的时候，opamp 的GBW不会减小呢？
3x all.

Kelfy

scaling时要调整输入管尺寸的。
当然不可能完全都对称scale啦。你看看偏置和运放电流源的差距就知道了。

iamxo

我在scale down的时候，如果我把输入管也做相应的scaling，那么开环GBW就会下降的厉害。但是，如果我不把输入管scale down，
那么运放闭环的反馈系数又会比较小。无论哪一种情况，我的闭环的GBW都会下降好多。然后我又只好增大电流，那如果这样的话，
我的scaling就没有意义了。

Kelfy

运放闭环的反馈系数又会比较小
----------------这个是什么意思呢？闭环反馈系数不是由系统结构决定的吗？

你管子scale down的同时要把米勒电容Cc也给scale down才行的啊！GBW=gm/（2pi*Cc），如果只是gm变了，GBW当然就变小了。。

julyworld

不是很懂，同问！

iamxo

原帖由 Kelfy 于 2009-9-8 23:48 发表

                               
登录/注册后可看大图

运放闭环的反馈系数又会比较小 ----------------这个是什么意思呢？闭环反馈系数不是由系统结构决定的吗？ 你管子scale down的同时要把米勒电容Cc也给scale down才行的啊！GBW=gm/（2pi*Cc），如果只是gm变了，G ...

额，我用的是单级，没有miller cap。
不过，我现在发现原因可能是另一个，因为在hold phase的时候，运放输入电压改变比较大（从原来的Vcm变为Vcm-deltaV），导致尾电流源进入线性区，所以才没有体现出scaling的效果。

limpidyou

各位的讨论结果~~真是让小弟受教不少呢?

oxplorer

thx!!!!!!!!

pop_mos

来看看，也快做后面几级的了。

abonic

我在做opamp的scaling的时候，sampling cap，tail current，input transistor size，load cap都做了scaling，但是发现这样
仿真出来的GBW比原来的要小。我怀疑是opamp本身的输出电容还没有完全scale down，不知道大 ...
iamxo 发表于 2009-9-7 21:17

                               
登录/注册后可看大图

流水线ADC之所以可以Scaling Down，其根本原因在于建立要求逐级下降。
这就直接导致对运放的诸如开环增益、带宽等性能要求也逐级下降。
Scaling Down最终只有两个目的:一是减小功耗；二是减小面积，即降低成本。

不知楼主要求Scaling Down之后的后级的GBW要与前级一致，何故？
正确的应该是比前级小，而且前级的级分辨率越大，后级的GBW小得越多！