class-D环路稳定性分析和如何补偿?

jeff_zx · 发表于 2009-8-24 09:56:52

原帖由 katherinezhang 于 2009-8-24 09:26 发表

 登录/注册后可看大图

谢谢!这个我明白,可是在设计class-D时怎么去实现呢?要满足这个要求哪些参数必须要满足呢?

呵呵，其实你完全可以找到答案的。
你只要把积分器的斜率和三角波的斜率的表达式都列出来，组成个不等式，就可以找到约束条件。
其实这个条件你完全不必担心，能够建立反馈的loop肯定都是满足的，仿真看的很清楚
我印象中我当时的系统推出来，只要单位带宽小于开关频率的一半就可以了。

huangjw1 · 发表于 2009-12-6 22:46:42

关注中

peter_fu · 发表于 2009-12-14 17:42:06

您能谈一下，一阶的class-D环路中包含的pole和zero吗？我最关心的是，POWER DEVICE，也就是driver后面加的LC filter的pole对这个loop的影响？我认为LC的pole对loop没有影响，因为它在loop外，但是有人说有影响？ 11# jeff_zx

mycelldevice · 发表于 2009-12-14 17:54:41

我想有以下几点需要搞清楚：
1.F_lc_out
2. F_rc_net
3.F_osc_pwm
4.Fc
5.Ffb
6.斜率比较。
这里有1.feedback怎么设计2.EA怎么设计3.ramp怎么设计4.osc怎么设计5.LC怎么设计6.rc怎么设计。
等等。。。。
期待高手出现。解释细节问题，那才叫高手吧。

magicdog · 发表于 2009-12-15 09:44:10

本帖最后由 magicdog 于 2009-12-15 09:50 编辑

1. F_lc_out 通常设为audio band 20~40Khz 在便携设备中通常为了降低成本，由于carrier frequency很高，同时speaker本身也扮演一个一阶低通滤波的角色，采用无lc滤波的形式
2.rc通常决定了loop gain，如果把系统看成linear，那这个rc就决定了thd 个人经验是audio band loop gain>200（2阶），对于linear系统可以做到0.01%左右的thd(这个和测试也有关系，通常class-d的thd最差情况出现在input 7Khz左右，7Khz的时候3次谐波仍在带内)
3.F_osc_pwm 主要是效率和失真的问题，通常至少要取到10倍audio band也就是200Khz，由于内置power transistor,carrier frequency的提高肯定会降低efficency，但是从oversampling的角度来考虑频率越高越好，另外我们不希望feedback回来的carrier的内容太多，从这个角度carrier的f也是越高越高越好(假设loop的bandwidth是固定的)，当然这个也可以通过一些技巧来优化，比如在feedback loop引入low pass filter
4.
5.
6.大信号稳定jeff_zx已经解释过了

整个系统的设计是个trade off的过程，参数都是相互制约的，优化最后得到一个比较适合你这个chip的参数

chenxinweihai · 发表于 2009-12-15 15:12:21

我想有以下几点需要搞清楚：
1.F_lc_out
2. F_rc_net
3.F_osc_pwm
4.Fc
5.Ffb
6.斜率比较。
这里有1.feedback怎么设计2.EA怎么设计3.ramp怎么设计4.osc怎么设计5.LC怎么设计6.rc怎么设计。
等等。。。。
期 ...
mycelldevice 发表于 2009-12-14 17:54

登录/注册后可看大图

别人都说了,那就是别人设计不是你自己设计了.有意思吗? 任何事情都有个限度把..

chenxinweihai · 发表于 2009-12-15 15:14:21

问题是这个系统是非连续时变系统...你通过什么仿真的?simulink ?

vipwl · 发表于 2009-12-15 17:14:51

请问一下有实际测试经验的，使用audio precision怎样扫出THD+N VS OUTPUT POWER曲线来？

jeff_zx · 发表于 2009-12-22 22:46:58

您能谈一下，一阶的class-D环路中包含的pole和zero吗？我最关心的是，POWER DEVICE，也就是driver后面加的LC filter的pole对这个loop的影响？我认为LC的pole对loop没有影响，因为它在loop外，但是有人说有影响？ 11# ...
peter_fu 发表于 2009-12-14 17:42

登录/注册后可看大图

不影响，反馈是从滤波器前引入的，LC在loop外，这个和DCDC不一样，DCDC的反馈是从LC后引入的，所以loop中LC贡献了共轭极点

jeff_zx · 发表于 2009-12-22 22:50:00

本帖最后由 jeff_zx 于 2009-12-22 22:55 编辑

17# chenxinweihai

先把系统线性化了，推个近似的传输函数，带入matlab，可以看看ac，定性的知道哪些参数对系统的带宽有影响，其他的我喜欢宏模型，spectre tran
如果你是一阶的，可以跳过这些了，大信号稳定了，就是无条件稳定的

class-D环路稳定性分析和如何补偿?

站长推荐 /2