PLL中PFD的相噪仿真的问题。

lstaoo · 发表于 2014-4-7 15:43:13

是设为0，但是一般会将PFD和CP一起级联仿真噪声。
kool 发表于 2009-8-17 14:08

登录/注册后可看大图

请问为什么要设为0？我逛了edaboard上面有人说sideband的数值设置应该小于等于harmonics的数值，但是数值越大越精确。是这样的吗？
我看了师兄做的电路，上面在sideband和harmonics都标成11了，所以我也想这又是为什么…
谢谢！

hustanghu · 发表于 2014-4-15 22:25:14

为什么楼主仿真出来的PFD+CP噪声那么小呢？我也试着仿真了一下，噪声也是那样小，相比于ＶＣＯ来说，ＰＦＤ＋ＣＰ的噪声是不是太小了啊？求大神解释

williamy · 发表于 2014-9-17 16:40:14

我也用这种方法仿真PFD+CP的noise，发现外接的电容的值会影响cp最终的稳定电压，费解啊

ChunyuY19 · 发表于 2019-5-14 21:42:29

staringnight 发表于 2009-8-20 16:57
现在开始其他模块了。。也是头大呢。。就我一个认做PLL，讨论的人都没有。所以，就厚着脸皮来这里问啦， ...

您好，请问电流功率密度如何转换成输出相噪

卧龙gaisi · 发表于 2021-6-21 14:47:49

kool 发表于 2009-8-18 11:44
你的参考频率应该是几十MHz吧，一般PFD/CP仿真到参考频率的一半就好了。

请问一下，为什么PFD/CP 噪声仿真，扫描到到参考频率的一半就可以了, 这个怎么理解呀~？

卧龙gaisi · 发表于 2021-6-21 14:51:36

hustanghu 发表于 2014-4-15 22:25
为什么楼主仿真出来的PFD+CP噪声那么小呢？我也试着仿真了一下，噪声也是那样小，相比于ＶＣＯ来说，ＰＦＤ ...

CP处的NTF是一个低通滤波函数，支流增益是很大的吧，就是说cp在环路内，带宽以内贡献的噪声还是很显著的。带宽处和以外主要由vco来定。学习中，探讨一下~

卧龙gaisi · 发表于 2021-6-21 14:54:00

kool 发表于 2009-8-17 14:08
是设为0，但是一般会将PFD和CP一起级联仿真噪声。

您好，还请问下，为什么在高频出电流噪声会出现上翘呢？高频处不应该只有白噪声作用么，难道是参考时钟的谐波？频点也不对啊感觉，望不吝赐教~ 感谢~！

卧龙gaisi · 发表于 2021-6-21 15:02:39

tianruo 发表于 2011-12-15 17:01
这个相应的要看你是关注带内还是带外的。有一些应用中带内噪声也是有指标要求的。 ...

请问下，带内噪声和带外噪声在不同应用中是怎么体现的？对于pll的不同应用提出的指标要求不太理解，望指教~

卧龙gaisi · 发表于 2021-6-21 16:21:53

duoyun 发表于 2013-2-18 15:25
哦，忘记了。是正常的。因为噪声大不过icp的变大。

那up/dn信号的宽度对cp处处的Inoise也有影响了，这个怎么理解？输出噪声以哪个为准啊？

Kamon · 发表于 2021-8-1 15:38:29

学习

站长推荐 /1