PLL中PFD的相噪仿真的问题。

aaawxg · 发表于 2010-10-13 20:08:24

uuuuuuuuuuuuuuuuuuu

yxh12321 · 发表于 2011-1-31 10:44:18

受教了

semico_ljj · 发表于 2011-1-31 11:52:10

youdianyiyi...

semico_ljj · 发表于 2011-1-31 11:56:04

bucuo。。不错

sdd731120 · 发表于 2011-6-20 11:26:21

讨论很好学到不少

shykongxin · 发表于 2011-8-29 16:21:57

学习了

wlb236485710 · 发表于 2011-12-10 14:27:26

回复 1# staringnight

受教了

binhailiuhe · 发表于 2011-12-13 16:49:39

相躁的话，一般带宽是输入频率的十分之一以下就可以了，然后考率输入频率和VCO的相躁，基本没考虑过PFD等其它模块，因为认为其它模块对相躁的贡献很小

tianruo · 发表于 2011-12-15 17:01:17

这个相应的要看你是关注带内还是带外的。有一些应用中带内噪声也是有指标要求的。

duoyun · 发表于 2013-2-18 08:44:04

恩，不错。要仔细看看。。

站长推荐 /1