手机号码,快捷登录
找回密码
登录 注册
举报
原帖由 jeff_zx 于 2009-8-18 11:53 发表 登录/注册后可看大图 LDO的PSRR基本分为3段低频中频高频低频时,loop gain很大所以psrr有好的表现中频时,loop gain减小,当小到一定的程度,PSRR就变成了功率MOS和输出阻抗的分压比,此时的PSRR最差高频时,loop gain基本没 ...
原帖由 confiope 于 2009-8-27 15:04 发表 登录/注册后可看大图 ------------------------- 公司要我用0.5工艺,负载1~300mA 10K PSR 60DB 的LDO 现在头疼的要死!!找了一些文献,但是工艺不一样,他们要么是0.18的或者负载比较小
原帖由 ckk88 于 2009-9-22 15:38 发表 登录/注册后可看大图 我用0.5工艺,负载1~300mA 。做出来10Kpsrr是60DB的。哎,我想做的是10K70DB。没达到也很郁闷的。
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-4-3 08:01 , Processed in 0.025693 second(s), 6 queries , Gzip On, MemCached On.