请教一下LDO的PSRR问题

confiope

原帖由 jotaro1111 于 2009-8-30 11:00 发表

                               
登录/注册后可看大图

-60~-80db

只有第一级有增益，应该达不到60db

confiope

原帖由 jeff_zx 于 2009-8-28 15:05 发表

                               
登录/注册后可看大图

呵呵，做技术的不能这么浮躁的，即便有压力你肯定还没有读完，BJT可以用mos的，paper里都提到了好吧我告诉你吧这个架构我已经调到10K 60db了 5v 0.5u cmos 你理解了别人的思想，才好判断是否能达到 ...

27

-------------------------------------
请问负载电容你用的是多少？

levyjj

文章下来看看，谢谢

lightgo

原帖由 kyoabc 于 2009-8-4 08:17 发表

                               
登录/注册后可看大图

刚接触LDO不久，请问一下：LDO内的误差放大器的PSRR 通常比 LDO的PSRR 大还是小？

没有通常。看你怎么设计。

wanghao831218

如果 POWER MOS进到线性区了 PSRR肯定会下降的 因为电源的变化 一下就反映到电流输出上来了

panahu

看看这个 应该有帮助

lsh0211

讨论这么激烈，看来高手不少，不知哪位做出来并测试，结果可以达到比较高的要求的，给出一个测试条件和指标。光靠理论和仿真恐怕不行啊。
      我的经验是PSRR的仿真和放屁一样，没用！  我们把一个0.6u的结构搬到0.5u上，结果psrr从50多db掉到40多db，仿真就别提了，环路增益120db！psrr达到80以上，而且不受负载电流的影响，但实际测试10mA和100mA的负载psrr差别在10几个db。调整了工作点和器件尺寸，还是差不多，后来在此基础上进行结构改进，终于达到目标（比0.6的还要好一些）。 使用另外一种结构的LDO，在0.5u上多次流片得到不同规格(输出电流、静态电流等等），psrr测试都一样，也是50多db，但在新开发的0.18u上，仿真结果更好，但实测只有40db！加了bypass电容达到70db，可是仿真能显示bypass电容对psrr有影响吗？
     我觉得要给出一个psrr的规格，起码测试条件要有：频率，负载电流，是否使用了bypass cap。此外输出电压、输入电压以及交流信号的幅度也有一定的影响。在同等测试条件下才能进行比较，这样的比较才有意义，还有就是必须是实测结果，仿真不算。 在满足同样条件下，我们才能评估设计的好坏，评估设计好坏的前提是工艺水平是？  同样工艺水平下，什么样结构、静态电流、参数设计才能达到高的psrr。

[ 本帖最后由 lsh0211 于 2009-9-3 22:19 编辑 ]

vdslafe

原帖由 lsh0211 于 2009-9-3 22:03 发表

                               
登录/注册后可看大图

讨论这么激烈，看来高手不少，不知哪位做出来并测试，结果可以达到比较高的要求的，给出一个测试条件和指标。光靠理论和仿真恐怕不行啊。      我的经验是PSRR的仿真和放屁一样，没用！  我们把一个0.6u的结构搬到 ...

这个跟你的model 关系很大，还有LPE。还有testbench的建立

david_w

good
thanks

kyoabc

谢谢大家的回复，期待更多的见解