请教一下LDO的PSRR问题

syracuse

原帖由 jeff_zx 于 2009-8-18 11:53 发表

                               
登录/注册后可看大图

LDO的PSRR基本分为3段低频中频高频低频时，loop gain很大所以psrr有好的表现中频时，loop gain减小，当小到一定的程度，PSRR就变成了功率MOS和输出阻抗的分压比，此时的PSRR最差高频时，loop gain基本没 ...

赞Jeff！

confiope

谢谢阿！
但是他是用的0.35 工艺，
最大负载200MA
20Khz 时，psr 〉45db

貌似还有些差距阿

jeff_zx

原帖由 confiope 于 2009-8-28 10:15 发表

                               
登录/注册后可看大图

谢谢阿！但是他是用的0.35 工艺，最大负载200MA 20Khz 时，psr 〉45db 貌似还有些差距阿

先不要急着否定，仔细看看，明白它的原理，0.5um，只是会影响工作电压范围，300mA和200mA没有区别的
这个结构是可以做到10K 60dB的

icyfish

原帖由 confiope 于 2009-8-27 13:12 发表

                               
登录/注册后可看大图

---------------------- 站着说话不腰疼用0.5工艺，做个10KHZ，PSR 60DB以上的试试？

呵呵，看来我的想法是屁股决定脑袋了。因为接触到的LDO都是小负载（<30mA），用于接收机隔离的LDO，采用的工艺也是.18um,.13um比较先进的工艺，对于大负载的LDO缺乏了解，要多学习才行

USTM

原帖由 jeff_zx 于 2009-8-28 10:23 发表

                               
登录/注册后可看大图

先不要急着否定，仔细看看，明白它的原理，0.5um，只是会影响工作电压范围，300mA和200mA没有区别的这个结构是可以做到10K 60dB的

赞同~~~~

confiope

原帖由 jeff_zx 于 2009-8-28 10:23 发表

                               
登录/注册后可看大图

先不要急着否定，仔细看看，明白它的原理，0.5um，只是会影响工作电压范围，300mA和200mA没有区别的这个结构是可以做到10K 60dB的

-------------------------------------------
貌似他还用了BIPOLAR工艺
而我只能用CMOS
试了一些论文中的结构，但是都达不到要求

非常郁闷..................

jeff_zx

原帖由 confiope 于 2009-8-28 12:32 发表

                               
登录/注册后可看大图

------------------------------------------- 貌似他还用了BIPOLAR工艺而我只能用CMOS 试了一些论文中的结构，但是都达不到要求 非常郁闷..................

呵呵，做技术的不能这么浮躁的，即便有压力
你肯定还没有读完，BJT可以用mos的，paper里都提到了
好吧
我告诉你吧
这个架构我已经调到10K 60db了
5v 0.5u cmos

你理解了别人的思想，才好判断是否能达到某个指标

confiope

原帖由 jeff_zx 于 2009-8-28 15:05 发表

                               
登录/注册后可看大图

呵呵，做技术的不能这么浮躁的，即便有压力你肯定还没有读完，BJT可以用mos的，paper里都提到了好吧我告诉你吧这个架构我已经调到10K 60db了 5v 0.5u cmos 你理解了别人的思想，才好判断是否能达到 ...

---------------------------------------
牛！！
时间紧，所以.............


en ,目前是用NMOS代替

confiope

还想请问一下，
感觉直流增益很低，
不知你作到了多少？

jotaro1111

-60~-80db