手机号码,快捷登录
找回密码
登录 注册
举报
原帖由 USTM 于 2009-8-5 14:16 发表 登录/注册后可看大图 看频率是多少下,如果是1K下60dB一般,如果10K下还有60dB以上,就还可以!
原帖由 jeff_zx 于 2009-8-18 11:53 发表 登录/注册后可看大图 LDO的PSRR基本分为3段 低频 中频 高频 低频时,loop gain很大所以psrr有好的表现 中频时,loop gain减小,当小到一定的程度,PSRR就变成了功率MOS和输出阻抗的分压比,此时的PSRR最差 高频时,loop gain基本没 ...
原帖由 icyfish 于 2009-8-12 14:42 发表 登录/注册后可看大图 这个的水平也是很一般吧,就是转换成两级放大器实现60dB 情况下主极点放在什么位置了
原帖由 confiope 于 2009-8-27 13:12 发表 登录/注册后可看大图 ---------------------- 站着说话不腰疼用0.5工艺,做个10KHZ,PSR 60DB以上的试试?
原帖由 jeff_zx 于 2009-8-27 13:59 发表 登录/注册后可看大图 呵呵,是啊!做过LDO的人应该都知道10Khz,60dB PSRR不是一件简单的事情。尤其是单片的,200mA以上的。
原帖由 confiope 于 2009-8-27 15:04 发表 登录/注册后可看大图 ------------------------- 公司要我用0.5工艺,负载1~300mA 10K PSR 60DB 的LDO 现在头疼的要死!!找了一些文献,但是工艺不一样,他们要么是0.18的或者负载比较小
原帖由 jeff_zx 于 2009-8-28 00:36 发表 登录/注册后可看大图 07年JSSC有一篇TI的LDO的paper采用的super source follow的架构基本上PSRR可以达到这个指标,paper里没有提,但确实可以做到。 我知道的一些10Khz 高PSRR的LDO都不是用米勒补偿做的,是靠零极点对稳定的
原帖由 confiope 于 2009-8-28 09:42 发表 登录/注册后可看大图 ------------------------------------- --------------------------- 这位大侠能否给我这篇文章啊? 不胜感激!!
abbr_ea0bfd68cf07c7213ce0a34009757542.pdf
2009-8-28 10:06 上传
点击文件名下载附件
1.44 MB, 下载次数: 1214 , 下载积分: 资产 -2 信元, 下载支出 2 信元
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-4-3 08:01 , Processed in 0.026977 second(s), 7 queries , Gzip On, MemCached On.