问个问题，关于ISE

sunyzs · 发表于 2004-4-23 10:47:05

您需要登录才可以下载或查看，没有账号？注册

x

时钟输入是不是一定要从 GCLK 全局时钟管脚输入？
我从其他管教输入，ISE自动综合出BUFGP,布局布线的时候保错？
该怎么处理，综合用的是XST.

bravelu · 发表于 2004-4-23 13:07:13

综合时加上no clock buffer的约束。

cambrain · 发表于 2007-3-12 19:03:46

也不太懂。

wice3 · 发表于 2007-3-12 21:06:04

原帖由 sunyzs 于 2004-4-23 10:47 发表
时钟输入是不是一定要从 GCLK 全局时钟管脚输入？
我从其他管教输入，ISE自动综合出BUFGP,布局布线的时候保错？
该怎么处理，综合用的是XST.

clk的扇出比较大，如果不是从gclk输入也可以，但是为了让clk使用fpga内部的最好的时钟布线资源，应该将clk通过一个bufg输出，这样即可以保证时钟的驱动能力，又可以保证clock skew最小。

站长推荐 /1