在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xwlpxc

如何提高LDO的低频PSRR? 附图 分析

[复制链接]
发表于 2014-9-19 16:52:06 | 显示全部楼层
seems wrong !
发表于 2015-7-29 16:13:07 | 显示全部楼层
你这PSR仿真图不对啊。。。。
发表于 2015-7-31 20:00:10 | 显示全部楼层
PSRR恶化随着频率的增加。你可以有一个更美好的期待进入模拟设置
发表于 2015-8-27 18:29:36 | 显示全部楼层
LDO INFINEON  DATASHEET
发表于 2017-7-28 13:58:34 | 显示全部楼层
仿真环境的原理图、仿真条件贴上来,让大家看看吧。
发表于 2017-8-5 10:13:09 | 显示全部楼层
回复 11# xwlpxc


  根据PSRR计算公式,其与输出电容大小没关系。不妨试试在折叠运放顶部PMOS栅极到地接一个与补偿电容等值的电容。PSRR会有较大改善!
发表于 2018-1-21 12:22:16 | 显示全部楼层
picture is wrong !!!
发表于 2018-7-30 16:40:40 | 显示全部楼层
ur simulation must be wrong
发表于 2020-2-1 10:39:08 来自手机 | 显示全部楼层
还在
发表于 2020-2-2 11:03:07 | 显示全部楼层
你这感觉就是AC仿真加错源了  OP的PSRR再差也不会没有,难道dcGain没有,那怎么稳压?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-24 17:58 , Processed in 0.027237 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表