请教一个电路切换问题

guojiaxyj · 发表于 2009-4-12 01:28:45

您需要登录才可以下载或查看，没有账号？注册

x

模块输入由CLKA,A1,A2与CLKB,B1,B2互相切换。该怎么实现呢？
前面看到一个切换时钟的电路，能减少毛刺。但是A1跟B1，A2跟B2间该咋办呢？好像会有亚稳态。。。

tyy38 · 发表于 2009-4-12 15:44:34

时钟电路的话，只要时钟跳变的时候没毛刺就行了。

guojiaxyj · 发表于 2009-4-12 23:22:00

看到的没毛刺那个时钟切换电路好像是有切换延时的。。。这样其余信号就有可能出亚稳态了呀~~

slayercrush · 发表于 2009-4-13 13:40:02

感觉除非再加入约束条件，不然很难保证电路不进入亚稳态。

guojiaxyj · 发表于 2009-4-14 15:06:08

原帖由 slayercrush 于 2009-4-13 13:40 发表

 登录/注册后可看大图

感觉除非再加入约束条件，不然很难保证电路不进入亚稳态。

不会吧。。。那电路难道没办法了？？

fucloudsea · 发表于 2009-4-15 09:36:58

采用时序电路就没有问题了吧
组合逻辑的话，亚稳态还真不好弄

amormio124 · 发表于 2009-4-16 23:24:13

只要clock没有问题就好办啊，
谁规定在切clock的同时还必须传data？

[ 本帖最后由 amormio124 于 2009-4-16 23:27 编辑 ]

eetop