设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Viterbi译码器的FPGA设计
123下一页
返回列表 发新帖
楼主: wherever

Viterbi译码器的FPGA设计

[复制链接]
发表于 2009-10-30 14:47:11 | 显示全部楼层
谢谢楼主
回复 支持 反对

使用道具 举报

发表于 2009-11-3 09:49:22 | 显示全部楼层
kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-11-3 09:54:45 | 显示全部楼层
ding!!!!
回复 支持 反对

使用道具 举报

发表于 2009-11-3 10:38:07 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-1-14 00:41:20 | 显示全部楼层
TOP TOP
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-2-21 11:53:44 | 显示全部楼层
这是核还是技术文档？
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-2-21 11:54:46 | 显示全部楼层
先下来试试
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-2-22 11:46:05 | 显示全部楼层
Thank you!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-6-5 13:48:47 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-6-5 13:52:30 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 05:02 , Processed in 0.015772 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表