设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Viterbi译码器的FPGA设计

1 23 / 3 页

发新帖

楼主: wherever

Viterbi译码器的FPGA设计

发表于 2010-6-20 17:03:50 | 显示全部楼层

Thanks for your sharing

回复支持反对

发表于 2010-11-23 23:15:26 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-2-24 14:41:06 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2011-11-3 17:12:15 | 显示全部楼层

thank you

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-12-25 18:22:04 | 显示全部楼层

这么点东西还要分卷压缩，楼主赚钱太黑啦

EETOP创芯人才网简历投递入口

回复支持反对

云淡风轻_nuc

发表于 2015-9-22 11:53:44 | 显示全部楼层

学习一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-12-13 23:04:47 | 显示全部楼层

thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-12-5 09:57:48 | 显示全部楼层

gooooooooooooooooooooood

EETOP创芯人才网职位发布入口

回复支持反对

1 23 / 3 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 10:35 , Processed in 0.022331 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表