设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 问一个Verilog的问题
返回列表 发新帖
查看: 1951|回复: 2

问一个Verilog的问题

[复制链接]
phancesom
发表于 2004-2-19 16:18:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
我用MaxplusII 10。2baseline,编译Verilog源程序之后，为什么不能看到他的symble外观图啊？？？
源程序

相关帖子
回复

举报

atuhappy
发表于 2004-2-19 16:50:10 | 显示全部楼层

问一个Verilog的问题

点击File－>Create Default Symbol
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

phancesom
 楼主| 发表于 2004-2-23 12:59:25 | 显示全部楼层

问一个Verilog的问题

非常感谢！！
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 18:46 , Processed in 0.019253 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表