在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ronialeonheart

急!phase noise of pll

[复制链接]
 楼主| 发表于 2009-2-18 09:58:00 | 显示全部楼层


原帖由 faithfully 于 2009-2-17 14:08 发表
是fractional N 还是  integer N?
仿真带bias 了么?
PFD&CP 相噪本来就不准


quote]原帖由 ronialeonheart 于 2009-2-11 14:56 发表

                               
登录/注册后可看大图

图中的前仿和后仿是指P ...



integer N 没有带bias
发表于 2009-2-19 16:27:36 | 显示全部楼层
不懂啊,
发表于 2009-2-24 14:04:09 | 显示全部楼层
讨论的很详细啊
发表于 2009-2-25 00:52:39 | 显示全部楼层
中间的那个突起是否与环路滤波器有关?似乎它的噪声特性是带通的

[ 本帖最后由 intercon 于 2009-2-25 01:15 编辑 ]
发表于 2009-2-25 23:07:29 | 显示全部楼层
不太懂,Loop Filter 不是低通吗
发表于 2009-2-26 12:41:22 | 显示全部楼层
thank q
发表于 2009-3-6 17:57:04 | 显示全部楼层
LZ,现在测试结果怎样呀,可有进展?
发表于 2009-3-6 21:37:56 | 显示全部楼层
讨论非常细,谢谢!
发表于 2009-3-7 04:07:22 | 显示全部楼层
你的仿真似乎只有 VCO自己的(OPEN LOOP Condition, otherwise why can be seen the low frequency suppression in your phase noise simulation),
而你的测试结果包括了所有的部件(CLOSE LOOP Condition),如charge pump,reference CLK, PFD and Loop Filter等

Only changing Charge Pump Capacitor can make 30dB difference. I don't believe it unless your loop stablity gets much worse already!

Strongly suggest double check your measurement enivornment and your loop behaviors.
发表于 2009-3-24 13:24:20 | 显示全部楼层
果然强大 啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-23 12:39 , Processed in 0.022667 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表