在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ronialeonheart

急!phase noise of pll

[复制链接]
发表于 2010-7-14 10:13:57 | 显示全部楼层
12# zwtang


这个是VCO造成的,因为那个突起刚好是你的系统带宽,这样这个地方的VCO noise 没有被抑制,所以表现出来一个很大的ripple,你可以查看一下关于 P.E .Allen 2003, CMOS phase locked loops 的课件, Lecture10, page 110-26.

这里有更加详尽的解释。
发表于 2010-7-14 10:18:13 | 显示全部楼层
其实在你的设计中,就和VCO的设计以及你的系统带宽的设计有关。

也就是重新分配一下你的P/Z的位置。达到抑制VCO noise 的目的。
发表于 2010-7-14 10:45:39 | 显示全部楼层
不会吧,差这么远
发表于 2010-7-14 11:08:14 | 显示全部楼层
1 XO
2 CP
3 Divider/PFD
发表于 2010-8-17 11:06:02 | 显示全部楼层
学习一下!!!!!!!!1
发表于 2010-9-1 22:13:33 | 显示全部楼层
学习中,谢谢分享
发表于 2010-9-7 19:42:13 | 显示全部楼层
dingdingkan
发表于 2011-8-24 21:01:05 | 显示全部楼层
有点意思!
发表于 2013-6-15 08:43:20 | 显示全部楼层
良好的信息.........
发表于 2013-6-22 21:27:53 | 显示全部楼层
gfdgfddfgfdgfdgfdgfdgd
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-23 15:47 , Processed in 0.023608 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表