急！phase noise of pll

ronialeonheart · 发表于 2009-2-10 17:08:42

您需要登录才可以下载或查看，没有账号？注册

x

测试结果显示phase noise在低于loop bandwidth的频段大约在60db左右
前仿和后仿都是90多个db 有可能是什么原因引起的呢请高人指点

[ 本帖最后由 ronialeonheart 于 2009-2-11 14:56 编辑 ]

zwtang · 发表于 2009-2-10 20:52:29

重新理解一下你的问题，是不是这样？
PLL锁定之后，phase noise 仿真结果在in-band区域为 -90dBc，而测试结果为-60dBc。

能否给出仿真和测试结果图？

[ 本帖最后由 zwtang 于 2009-2-10 21:03 编辑 ]

ronialeonheart · 发表于 2009-2-11 09:22:18

是的你说的没错
公司工作电脑和网络电脑是分开的无法拷贝
所以只能描述了
大约曲线就是这样的

[ 本帖最后由 ronialeonheart 于 2009-2-11 09:23 编辑 ]

ronialeonheart · 发表于 2009-2-11 14:56:09

图中的前仿和后仿是指PFD&CP的相噪
因为测试结果显示问题出在带内所以没有贴VCO的
另外要说明的是：在VCO的输出看到的频谱曲线显示在距离中心频率两侧大约loop bandwidth的地方各有一个谷

ronialeonheart · 发表于 2009-2-12 17:01:53

自己顶

zwtang · 发表于 2009-2-12 20:34:58

PLL的phase noise突起可能是由于片内LDO或者片外Regulator造成的。
建议电压的VDD和VSS之间接一个10000pF的大电容。

zwtang · 发表于 2009-2-12 20:44:54

CP的phase noise典型值请参考附件26页。
PLl的phase noise典型值请参考附件31页。

ronialeonheart · 发表于 2009-2-13 10:44:34

谢谢回复我现在主要是想知道为什么从90dBc变成60dBc了

kool · 发表于 2009-2-13 12:54:37

原帖由 ronialeonheart 于 2009-2-10 17:08 发表

 登录/注册后可看大图

测试结果显示phase noise在低于loop bandwidth的频段大约在60db左右
前仿和后仿都是90多个db 有可能是什么原因引起的呢请高人指点

那你带内相噪声是怎么仿真得到的呢？考虑到PLL中所有模块对带内噪声的贡献了吗？如PFD,CP,LPF,Divider等。

ronialeonheart · 发表于 2009-2-13 13:19:32

现在测试了两个版本的PLL 它们在电路上的差别只有CP 一个版本和仿真结果是相符的
一个就是上面说的我都是一样仿的

站长推荐 /2