在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6990|回复: 46

『ebook』《verilog专辑书籍》

[复制链接]
发表于 2008-12-19 14:06:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA Prototyping by Verilog Examples

FPGA Prototyping by Verilog Examples.part1.rar

2.86 MB, 下载次数: 28 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA Prototyping by Verilog Examples.part2.rar

2.86 MB, 下载次数: 28 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-12-19 14:50:13 | 显示全部楼层
FPGA Prototyping by Verilog Examples.part3
FPGA Prototyping by Verilog Examples.part4

FPGA Prototyping by Verilog Examples.part3.rar

2.86 MB, 下载次数: 26 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA Prototyping by Verilog Examples.part4.rar

2.86 MB, 下载次数: 27 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-12-19 14:59:06 | 显示全部楼层
FPGA Prototyping by Verilog Examples.part5
FPGA Prototyping by Verilog Examples.part6

FPGA Prototyping by Verilog Examples.part5.rar

2.86 MB, 下载次数: 26 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA Prototyping by Verilog Examples.part6.rar

2.12 MB, 下载次数: 33 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-12-19 15:09:34 | 显示全部楼层

Digital VLSI Design with Verilog.

Design with Verilog.part1
Design with Verilog.part2

Digital VLSI Design with Verilog.part1.rar

2.86 MB, 下载次数: 36 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Digital VLSI Design with Verilog.part2.rar

2.86 MB, 下载次数: 28 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-12-19 15:19:09 | 显示全部楼层
Digital VLSI Design with Verilog.part3
Digital VLSI Design with Verilog.part4

Digital VLSI Design with Verilog.part3.rar

2.86 MB, 下载次数: 25 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Digital VLSI Design with Verilog.part4.rar

2.86 MB, 下载次数: 23 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-12-19 15:25:25 | 显示全部楼层
Digital VLSI Design with Verilog.part5
Digital VLSI Design with Verilog.part6

Digital VLSI Design with Verilog.part5.rar

2.86 MB, 下载次数: 28 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Digital VLSI Design with Verilog.part6.rar

302.58 KB, 下载次数: 25 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-12-20 12:15:28 | 显示全部楼层
verilog_HDL卡梅隆大学讲义

verilog_HDL卡梅隆大学讲义.pdf

294.37 KB, 下载次数: 13 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-12-20 12:18:41 | 显示全部楼层
Verilog-HDL编写规范(全)

Verilog-HDL编写规范(全).pdf

365 KB, 下载次数: 30 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-12-20 12:22:03 | 显示全部楼层
(Ewiley) Design Through Verilog Hdl

(Ewiley) Design Through Verilog Hdl.pdf

1.87 MB, 下载次数: 35 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-12-20 12:40:38 | 显示全部楼层
(Kluwer) Principles of Verifiable RTL Design (2nd Ed)

(Kluwer) Principles of Verifiable RTL Design (2nd Ed).pdf

3.94 MB, 下载次数: 31 , 下载积分: 资产 -2 信元, 下载支出 2 信元

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 00:41 , Processed in 0.028599 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表