设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 『ebook』《verilog专辑书籍》

1 234 5 / 5 页下一页

发新帖

楼主: tterry1234

『ebook』《verilog专辑书籍》

发表于 2008-12-26 19:17:31 | 显示全部楼层

thanks!

回复支持反对

发表于 2008-12-26 19:19:11 | 显示全部楼层

thanks!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-12-26 21:46:52 | 显示全部楼层

非常有用！非常感谢！

回复支持反对

发表于 2008-12-26 22:07:19 | 显示全部楼层

好东西强烈支持

回复支持反对

发表于 2008-12-26 22:08:26 | 显示全部楼层

可惜钱不够啊，顶

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2009-1-2 22:54:59 | 显示全部楼层

Verilog Digital Design Synthesis (Palmitkar)

Verilog Digital Design Synthesis (Palmitkar)

Verilog Digital Design Synthesis (Palmitkar).part1.rar

2.86 MB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Digital Design Synthesis (Palmitkar).part2.rar

2.86 MB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Digital Design Synthesis (Palmitkar).part3.rar

2.86 MB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Digital Design Synthesis (Palmitkar).part4.rar

2.86 MB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Digital Design Synthesis (Palmitkar).part5.rar

2.86 MB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Digital Design Synthesis (Palmitkar).part6.rar

2.86 MB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Digital Design Synthesis (Palmitkar).part7.rar

2.41 MB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2009-1-2 23:31:57 | 显示全部楼层

Verilog Hdl - A Guide To Digital Design And Synthesis, 2Nd Edition

Verilog Hdl - A Guide To Digital Design And Synthesis, 2Nd Edition .part1.rar

2.86 MB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Hdl - A Guide To Digital Design And Synthesis, 2Nd Edition .part2.rar

2.86 MB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Hdl - A Guide To Digital Design And Synthesis, 2Nd Edition .part3.rar

780.12 KB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2009-1-2 23:40:49 | 显示全部楼层

Kluwer-Analog_Behavioral_Modeling_With The_Verilog-A_Language

Kluwer-Analog_Behavioral_Modeling_With The_Verilog-A_Language.rar

4.72 MB, 下载次数: 5 , 下载积分: 资产 -3 信元, 下载支出 3 信元

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2009-1-2 23:47:10 | 显示全部楼层

Synthesis Of Arithmetic Circuits - Fpga, Asic And Embedded Systems

Synthesis Of Arithmetic Circuits - Fpga, Asic And Embedded Systems (2006) - Ddu.rar

2.58 MB, 下载次数: 10 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2009-1-2 23:55:46 | 显示全部楼层

Verilog.HDL.Synthesis.A.Practical.Primer-Jayaram Bhasker

Verilog.HDL.Synthesis.A.Practical.Primer-Jayaram Bhasker_OCR.rar

4.41 MB, 下载次数: 1 , 下载积分: 资产 -3 信元, 下载支出 3 信元

回复支持反对

1 234 5 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-1 04:31 , Processed in 0.023495 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表