在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: littleannie

关于PLL相位噪声的仿真

[复制链接]
发表于 2009-8-28 22:57:22 | 显示全部楼层
good question,i think
发表于 2009-8-29 08:35:55 | 显示全部楼层
正在学习PLL,谢谢!
发表于 2009-8-29 22:20:12 | 显示全部楼层
顶67楼,分析很详细,学习
发表于 2009-8-30 10:46:17 | 显示全部楼层


原帖由 scpuke 于 2009-8-8 11:12 发表 pll噪声性能评估需要从下面这几个方面考虑: 1,频域的线性模型,分析锁定状态下的噪声性能。锁定状态pll的线性模型公式在任何一本介绍pll的书中都找的到,用matlab建模最为方便,veriloga也可以。首先pss+pnoise抓 ...



   分析非常到位~~
发表于 2009-8-30 10:57:46 | 显示全部楼层
那一般论文上面的谱密度是怎么仿真的呢?还真是奇怪啊?
发表于 2009-8-31 13:56:33 | 显示全部楼层
好书,谢谢分享。呵呵呵呵
发表于 2009-9-1 14:06:50 | 显示全部楼层
xiexiele
发表于 2009-10-12 17:41:34 | 显示全部楼层
学习学习,收益匪浅
发表于 2009-10-30 14:38:14 | 显示全部楼层
这个得学习下
发表于 2009-11-9 14:39:03 | 显示全部楼层
看看论文!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 21:51 , Processed in 0.024877 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表