在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 81442|回复: 205

关于PLL相位噪声的仿真

[复制链接]
发表于 2008-12-18 11:30:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想询问下,大家在仿真PLL的相位噪声时,是怎莫做的?是将其分块在cadence里分别仿pss+pnoise得到各部分的phase noise再采用MATLAB处理吗?还是直接对pll得到的*.tr0文件,FFT后得到频谱,再分析相位噪声的?谢谢。。。
发表于 2008-12-18 15:57:37 | 显示全部楼层
你可以用matlab建模,也不是很麻烦,这样的论文有很多,比如fudan rfic网站上就有2篇学位论文,你可以用来参考.

或者你用veriloga建模,可以在cadence下,也可以在hspice下头,方法都可行,这个论坛上就有相关的文献,可以帮助你理解

前提就是你要把各个模块的噪声,或者相位噪声都用PSS+PNOISE仿真出来
 楼主| 发表于 2008-12-18 17:21:01 | 显示全部楼层
谢谢.
不过用matlab去处理PLL的输出*.tr0文件,进行频谱分析,是不可取的方法?
这种方法没有办法得到整体的相噪?
发表于 2008-12-19 10:38:32 | 显示全部楼层
理论上,只看近频输出频谱是可行的,但是需要时间太长了,频域要有1Hz的频谱分辨率,时域的仿真时间至少要1秒钟,这显然不可行.至于准确性,我没有验证过,所以我也不知道,也许即使你跑了1s钟,得到的频谱也不正确.

所以trans+FFT是只能用来看看杂波的
发表于 2008-12-19 15:02:10 | 显示全部楼层
不知道各位先進~~
還有沒有更簡單的方式來仿真呢??
发表于 2008-12-19 16:00:19 | 显示全部楼层
是哪两篇学位论文
发表于 2008-12-22 13:28:29 | 显示全部楼层
一般PLL只能建模算噪声吧,别的方法我也不知道了
发表于 2008-12-22 15:27:53 | 显示全部楼层
一般PLL只能建模算噪声
发表于 2008-12-24 22:40:42 | 显示全部楼层
发帖顶 赚钱
发表于 2008-12-25 20:58:08 | 显示全部楼层
我来发一篇参考文章

synthesizer_复旦博士论文.pdf

1.59 MB, 下载次数: 9282 , 下载积分: 资产 -2 信元, 下载支出 2 信元

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 16:17 , Processed in 0.039996 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表