关于PLL相位噪声的仿真

mmic1978 · 发表于 2009-3-24 14:56:38

原帖由 ronialeonheart 于 2009-2-19 11:27 发表

 登录/注册后可看大图

各部分的噪声可以用pss＋pnoise仿真
总的就建模吧

期待答案, 困惑中

faithfully · 发表于 2009-3-24 20:44:47

Not frequency but phase. All the kinds of noise in the loop can be translated to the phase deviation compared with the ideal reference clk. The phase error over 2pi then squared is just the phase noise in dBc. All the simulators use this fudamental to calculate pll phase noise.

fogworld · 发表于 2009-3-25 15:41:42

没仿过

superrabbit · 发表于 2009-3-25 17:59:46

VerilogA系统建模,可以~~

[ 本帖最后由 superrabbit 于 2009-3-25 18:02 编辑 ]

fallangel · 发表于 2009-3-30 15:57:53

模块仿真出来，然后建模自己算，传递函数，功率叠加！

小小xxl · 发表于 2009-4-1 23:02:34

能学到很多东西啊！！

savagegarden · 发表于 2009-4-7 18:06:27

看看呢，刚好要找论文

apprenticewyc · 发表于 2009-4-9 13:06:02

十分感谢

kudo1111 · 发表于 2009-4-10 16:54:58

关键市系统TF建模吧

rtytry555 · 发表于 2009-5-28 16:23:33

999999999

账号		自动登录	找回密码
密码			注册

关于PLL相位噪声的仿真

eetop

好东西

浏览过的版块

站长推荐 /1