在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: littleannie

关于PLL相位噪声的仿真

[复制链接]
发表于 2009-3-24 14:56:38 | 显示全部楼层
发表于 2009-3-24 20:44:47 | 显示全部楼层
Not frequency but phase. All the kinds of noise in the loop can be translated to the phase deviation compared with the ideal reference clk. The phase error over 2pi then squared is just the phase noise in dBc. All the simulators use this fudamental to calculate pll phase noise.
发表于 2009-3-25 15:41:42 | 显示全部楼层
没仿过
发表于 2009-3-25 17:59:46 | 显示全部楼层

eetop

VerilogA系统建模,可以~~

[ 本帖最后由 superrabbit 于 2009-3-25 18:02 编辑 ]
发表于 2009-3-30 15:57:53 | 显示全部楼层
模块仿真出来,然后建模自己算, 传递函数,功率叠加!
发表于 2009-4-1 23:02:34 | 显示全部楼层

好东西

能学到很多东西啊!!
发表于 2009-4-7 18:06:27 | 显示全部楼层
看看呢,刚好要找论文
发表于 2009-4-9 13:06:02 | 显示全部楼层
十分感谢
发表于 2009-4-10 16:54:58 | 显示全部楼层
关键市系统TF建模吧
发表于 2009-5-28 16:23:33 | 显示全部楼层
999999999
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 09:44 , Processed in 0.022245 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表