在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 27215|回复: 47

关于中芯国际0.18um工艺的问题

[复制链接]
发表于 2008-12-13 00:14:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我去中芯国际看了他们公司SMIC 0.18um工艺,上面明白写着有5V的工艺,而为什么在我这个库里面没有5V的管子,因为我这个是logic signal的库吗,还有一个Mix-signal库吗?

另外还有两个问题,拜大牛给解释一下:
1、在工艺中有native NMOS和Medium NMOS,看了这么模型和正常MOS管如n18的参数进行比较,主要区别在于阈值电压的不同,能提供一些native NMOS和Medium NMOS的应用情况吗?
2、管子的工作电压问题!比如3.3V IO PMOS MODEL中的管子长期正常工作电压在是要保证源漏、栅源、漏衬等各个两端电压不超过3.3的10%左右,请问这个在哪儿可以查到,只有去问foundry了吗?这些电压的大小与工艺的什么有关,是不是工艺定了,对于一个特定的管子3.3V IO PMOS MODEL就不能改变这些了。管子的齐纳击穿电压和雪崩击穿电压又怎么查?我记得这个是用软件可以测出来,不过foundry也应该给这个数据,对吗?

工艺提供的管子如下所示:
* Model name         :
*   MOSFET           :
*        *--------------------------------------*
*        |     MOSFET type    |  1.8V  |  3.3V  |
*        |======================================|
*        |        NMOS        |   n18  |   n33  |
*        *--------------------------------------*
*        |        PMOS        |   p18  |   p33  |
*        *--------------------------------------*
*        |    Native NMOS     |  nnt18 | nnt33  |
*        *--------------------------------------*
*        |   Medium NMOS      | nmvt18 | nmvt33 |
*        *--------------------------------------*
*        |   Medium PMOS      | pmvt18 |  ----  |
*        *--------------------------------------*
发表于 2008-12-13 00:31:33 | 显示全部楼层
这应该是调节implant的dosage来实现的吧
发表于 2008-12-13 13:02:31 | 显示全部楼层


原帖由 raylee 于 2008-12-13 00:14 发表
我去中芯国际看了他们公司SMIC 0.18um工艺,上面明白写着有5V的工艺,而为什么在我这个库里面没有5V的管子,因为我这个是logic signal的库吗,还有一个Mix-signal库吗?
...



1. 0.18um logic/mix-signal baseline 的工艺為1.8V/3.3V
     在baseline 的工艺有 5V tolerance 的 ESD I/O
    另外有 0.18um Logic 1P6M(1P5M,1P4M) Salicide 1.8V/5V or  1.8V/5.5V Ultra Low Leakage (ULL) process   及 1.8V/5.5V/32V High-Voltage LDMOS process
2. Native device 及 Medium device 會用在 low-volage 或 low-power 電路
    其中Native device 不需要額外的 Mask, 而 Medium device 則需要額外的 Mask.
3. 3V IO MOS 的規格, 可以參考 foundry 給 ESD IO datasheet 或 foundry 工廠的 reliability report.
 楼主| 发表于 2008-12-15 21:31:49 | 显示全部楼层
非常感谢ls的,解释的很详细也很透彻,谢谢:)
发表于 2008-12-15 22:47:44 | 显示全部楼层
TSMC的也有这样的问题不?
发表于 2008-12-16 11:23:33 | 显示全部楼层
好像明白了一些
发表于 2008-12-16 17:56:50 | 显示全部楼层


原帖由 htho55 于 2008-12-13 13:02 发表


1. 0.18um logic/mix-signal baseline 的工艺為1.8V/3.3V
     在baseline 的工艺有 5V tolerance 的 ESD I/O
    另外有 0.18um Logic 1P6M(1P5M,1P4M) Salicide 1.8V/5V or  1.8V/5.5V Ultra Low Leakage  ...


“其中Native device 不需要額外的 Mask”Why?Thanks
发表于 2008-12-16 18:31:47 | 显示全部楼层
thanks
头像被屏蔽
发表于 2008-12-17 09:56:48 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-12-17 12:33:38 | 显示全部楼层
挺高深!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 03:00 , Processed in 0.021401 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表