在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4219|回复: 16

时钟分频的方法

[复制链接]
发表于 2008-12-5 22:57:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
是意法半导体的资料,介绍了如何奇数分频以及整数+1/2分频,如3.5分频,很容易看懂

[ 本帖最后由 vcforever 于 2008-12-6 19:37 编辑 ]

Clock_Dividers_Made_Easy.pdf

134.27 KB, 下载次数: 79 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-12-7 15:56:31 | 显示全部楼层
下来看看~~~~~
发表于 2008-12-7 16:02:22 | 显示全部楼层
好啊,看看这个东西是啥子
发表于 2009-1-9 00:49:56 | 显示全部楼层
没什么别没钱阿
发表于 2009-1-9 10:09:09 | 显示全部楼层

学习,学习,学习

学习,学习,学习
发表于 2009-5-11 22:28:59 | 显示全部楼层
:) :) :)
发表于 2009-5-11 23:30:17 | 显示全部楼层
咦,怎么跟我发的那个一样的?!
发表于 2009-5-12 00:16:35 | 显示全部楼层
看看 顺便分享 一点点

Verilog HDL中的组合逻辑设计方法.rar

484.74 KB, 下载次数: 18 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-5-12 11:06:43 | 显示全部楼层
Thanks!!!
发表于 2009-5-12 18:27:45 | 显示全部楼层
是个好东西啊 哈哈哈
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 13:38 , Processed in 0.023463 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表