ADC采样、保持电路的放大器。

hjx00511 · 发表于 2008-12-2 17:16:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有没有哪位高手能指导一下：
ADC采样、保持电路的放大器一般采用什么结构好？具体有什么要求？各个性能参数要设计到什么样的水平？

zq9355 · 发表于 2008-12-2 19:44:59

?。。。。。。。。。。。。

zhanweisu27 · 发表于 2008-12-2 21:16:37

先看几篇硕士论文再问不是更好么，复旦的上交的都可以先了解一下了

tiantsmart · 发表于 2008-12-2 21:45:04

看看IEEE的PAPER

brokencup · 发表于 2008-12-3 10:01:50

这问题提的。。。？
问具体些比较好。

lwjbh · 发表于 2008-12-3 22:26:59

关键看你的ADC，采样频率，分辨率，要求的SNR等等

w98211012 · 发表于 2008-12-4 10:23:52

同意楼上的说法，补充一下，ADC的结构，也在考虑范围之内！！！

hjx00511 · 发表于 2008-12-4 11:26:58

12bit,60M流水线型。
这样子，我的采样、保持电路的放大器的增益，低频带宽，压摆率。等要设计多大？

大大山 · 发表于 2008-12-7 03:00:52

一般来说，对于ADC当中的运放，主要考虑三个因素。增益误差，带宽，噪声。

joseane · 发表于 2013-3-23 14:00:49

本帖最后由 joseane 于 2013-3-23 14:08 编辑

电容翻转型采样保持噪声低反馈系数大对运放要求小些，但是输入时输出共模电平要匹配，可以用折叠共源共，栅，加上增益自举。那些增益和带宽都是又ENOB，noise那些决定的，有大概的公式推导，一般硕士论文都有。IEEE的比较好的有amp-sharing和SHA-less技术，国内硕士毕设的话也不必要这么高。我看了一篇浙大2012年硕士论文，截个指标图你看看：

ADC采样、保持电路的放大器。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1