关于带隙基准设计中PSRR和电路启动问题

xiny06707 · 发表于 2009-1-8 12:43:06

嗯，研究一下

uvw123456789 · 发表于 2009-3-14 19:02:27

v cvxb cxv vcxbdfhg df gdsgf dsfds sfd g

大大山 · 发表于 2009-3-15 22:22:22

原帖由 guonanxiang 于 2008-10-18 09:16 发表

 登录/注册后可看大图

个人观点：直流增益Vdd/Vref=gm3*R2/(1+Av*R1*gm2)，所以主要由op的增益Av决定，按照你的设计如果只有30db可以检查一下启动电路和op的工作状态，以及偏置是否有问题,单级op也可以psrr做到50db以上；高频抑制可以在p1 ...

你的公式写倒了：Vref/Vdd=gm3*R2/(1+Av*R1*gm2)
psrr=vdd/vref

[ 本帖最后由大大山于 2009-3-15 22:30 编辑 ]

lvgz · 发表于 2009-3-15 22:28:31

检查下你的MOS 开启电压是否适合现有架构在1.5V下工作

prof3 · 发表于 2009-3-17 08:27:22

1. If your VDD=1V~2.5V and typically VDD=1.5V, what is your BG output voltage?
2. I assume your BG output voltage =0.6V, then your architecture is completely wrong becuase your output=VBE+IPTAT*R > 0.6V
3. For PSRR, if your design has to meet VDD=1V~2.5V, then change architecture first. If your design at VDD=1.5V, there definitely can use cascoded in P-side to boost PSRR >> 60dB at 100Hz without any problems.

Hopefully it is helpful for you