在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 17966|回复: 32

求教:用Cadence spectreVerilog做混合仿真!

[复制链接]
发表于 2008-10-13 16:03:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用Cadence spectreVerilog仿真器做混合仿真时 要创建什么样的文件?
我原本想用schematic,加入Verilog写得symbol,
提示错误为:*Error* You must be viewing a 'config' viewType to run Artist with spectreVerilog.

"config" viewType是指什么?

谢谢啊。顺便问下 用Cadence 做混合仿真应该怎么做?谢谢
发表于 2008-10-13 20:34:55 | 显示全部楼层
  还可以混合仿真吗?把模拟部分和verilog数字部分混合仿真?希望这个帖子顶起来!
 楼主| 发表于 2008-10-15 14:42:56 | 显示全部楼层
应该是可以吧。主要是想问下 config  是创建什么类型文件?
发表于 2008-10-17 15:43:08 | 显示全部楼层
一般的ADE环境恐怕不可以吧
至少要有heirarchy editor, nc-verilog吧,要有mmsim的完整包
发表于 2008-11-2 23:42:59 | 显示全部楼层
我的方法是用Transient做电路级仿真,建立小信号模型,然后用cadence作系统级仿真,分析AC.
发表于 2008-11-3 07:37:22 | 显示全部楼层
用Hierarchy Editor生成config view,在里面指定analog部分和digital部分对应的view,再配置一下interface的电平转换就可以跑混和仿真了。
发表于 2008-12-19 01:30:21 | 显示全部楼层
我也正郁闷着
发表于 2008-12-22 08:48:15 | 显示全部楼层
首先你得有verilog的仿真器,
具体怎么跑,可以查看cadence的manual。
发表于 2008-12-22 09:32:34 | 显示全部楼层
新建schematic文件后,再和建schematic一样的方法,建一个hierarchy editor的config文件,里面的电路图和schematic的一样,然后再在数模混合的地方加入IE单元。 



原帖由 bluemadgie 于 2008-10-13 16:03 发表 用Cadence spectreVerilog仿真器做混合仿真时 要创建什么样的文件?我原本想用schematic,加入Verilog写得symbol,提示错误为:*Error* You must be viewing a 'config' viewType to run Artist with spectreVer ...

发表于 2009-2-24 21:14:30 | 显示全部楼层
同问,支持一下。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 23:50 , Processed in 0.027926 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表