求教：用Cadence spectreVerilog做混合仿真！

bluemadgie · 发表于 2008-10-13 16:03:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用Cadence spectreVerilog仿真器做混合仿真时要创建什么样的文件？
我原本想用schematic，加入Verilog写得symbol，
提示错误为：*Error* You must be viewing a 'config' viewType to run Artist with spectreVerilog.

"config" viewType是指什么？

谢谢啊。顺便问下用Cadence 做混合仿真应该怎么做？谢谢

lqlcug · 发表于 2008-10-13 20:34:55

  还可以混合仿真吗？把模拟部分和verilog数字部分混合仿真？希望这个帖子顶起来！

bluemadgie · 发表于 2008-10-15 14:42:56

应该是可以吧。主要是想问下 config 是创建什么类型文件？

heng155 · 发表于 2008-10-17 15:43:08

一般的ADE环境恐怕不可以吧
至少要有heirarchy editor, nc-verilog吧，要有mmsim的完整包

flyingwolf · 发表于 2008-11-2 23:42:59

我的方法是用Transient做电路级仿真，建立小信号模型，然后用cadence作系统级仿真，分析AC.

synopsys · 发表于 2008-11-3 07:37:22

用Hierarchy Editor生成config view，在里面指定analog部分和digital部分对应的view，再配置一下interface的电平转换就可以跑混和仿真了。

61angel · 发表于 2008-12-19 01:30:21

我也正郁闷着

cirand · 发表于 2008-12-22 08:48:15

首先你得有verilog的仿真器，
具体怎么跑，可以查看cadence的manual。

kool · 发表于 2008-12-22 09:32:34

新建schematic文件后，再和建schematic一样的方法，建一个hierarchy editor的config文件，里面的电路图和schematic的一样，然后再在数模混合的地方加入IE单元。 

原帖由 bluemadgie 于 2008-10-13 16:03 发表

 登录/注册后可看大图
用Cadence spectreVerilog仿真器做混合仿真时要创建什么样的文件？我原本想用schematic，加入Verilog写得symbol，提示错误为：*Error* You must be viewing a 'config' viewType to run Artist with spectreVer ...

limengfei · 发表于 2009-2-24 21:14:30

同问，支持一下。

求教：用Cadence spectreVerilog做混合仿真！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2