求教：用Cadence spectreVerilog做混合仿真！

juliansky · 发表于 2011-1-22 00:06:03

关注一下哈

ksg12 · 发表于 2011-4-21 16:28:56

这个很简单。

hibai · 发表于 2012-5-31 20:36:29

我以前读研究生时做过一下！

mazifa · 发表于 2014-8-29 09:13:42

今天学习cds仿真的时候也遇到这问题，请教了模拟的同事，原来是仿真时加载库里面的器件选错了，我用的是库里面的低压器件，但在填写库路径的时候写了高压的器件。。。

pop326 · 发表于 2014-8-31 19:07:48

學習了!!

fucka03 · 发表于 2014-9-12 19:53:05

谢谢楼主分享资料收下了

fucka03 · 发表于 2014-9-12 20:17:52

谢谢楼主分享资料收下了

ttttox · 发表于 2015-5-8 16:34:13

本帖最后由 ttttox 于 2015-5-8 16:36 编辑

config可以直接在File中创建

looksky34 · 发表于 2015-5-27 11:14:31

谢谢分享。。

malegebde4 · 发表于 2015-9-29 16:54:26

thanks，学习了，

站长推荐 /1