设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 求教：用Cadence spectreVerilog做混合仿真！
1234
返回列表 发新帖
楼主: bluemadgie

求教：用Cadence spectreVerilog做混合仿真！

[复制链接]
bluesmaster
发表于 2017-3-9 03:21:08 | 显示全部楼层
同问，支持一下。
回复 支持 反对

举报

tudecheng
发表于 2017-10-16 20:59:13 | 显示全部楼层
你可以搜索写一下“数字模拟混合仿真”教程，eetop里有详细教程，比如这个http://bbs.eetop.cn/thread-111218-1-1.html，你也可以再参考其他教程
回复 支持 反对

举报

xiaobao31
发表于 2017-11-16 11:10:30 | 显示全部楼层
O(∩_∩)O谢谢
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 01:43 , Processed in 0.014462 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表