请教关于PLL的控制电压稳定性问题。

ilikeeatingcake

   

原帖由 kool 于 2008-7-25 17:42 发表

                               
登录/注册后可看大图

我做的比较粗糙，其实用的veriloga基本上也是调用里面现场的模块，偶尔改一下。主要是分析一下各个模块在理想情况和实际情况下的区别。
你的regulator是用在LC VCO中的吗？ 没研究过这东西。

series regulator 应用领域很广，几乎每个系统都要用到，提供稳定电源电压输出，结构很简单的,单片或集成在片上系统的都有，一般只应用在小功率负载上，因为效率实在不敢恭维(后来有人把它叫做LDO，进行分析设计)。我们只是分析一下运放零极点，巩固一下基础知识，温故知新而已。可以用给VCO供电，但是基本上和LC VCO无关，^_^

言归正传，我觉得LC VCO的振幅你可以通过增加一些电路去限制一下，本身LC振荡幅度就要比电源电压高，由Q值决定，所以限制幅度还是很有效果的应该。同时我觉得减小振幅限制幅度反而能够减小由于电源电压噪声而引起的抖动。LC振荡器自身的热噪声好像很低吧？所以还是关心一下降低电源和sub引起的噪声是重点，具体你可以看一看拉扎维的论文，jitter due to power and substrate noise,具体题目我忘了。不能只看仿真的，仿真时的电源噪声为0，而实际工作时电源噪声很大，几乎可能把其它噪声淹没掉了，很多论文都提出了这种观点。电路设计，电源噪声真的是很可怕的东西。

如果没有我可以上传给你。

kool

   

原帖由 ilikeeatingcake 于 2008-7-28 15:22 发表

                               
登录/注册后可看大图

series regulator 应用领域很广，几乎每个系统都要用到，提供稳定电源电压输出，结构很简单的,单片或集成在片上系统的都有，一般只应用在小功率负载上，因为效率实在不敢恭维(后来有人把它叫做LDO，进行分析设计 ...

谢谢了，我有这方面的论文。但是怎么样在仿真时考虑电源和地噪声的因素呢？

ilikeeatingcake

   

原帖由 kool 于 2008-7-29 12:07 发表

                               
登录/注册后可看大图

谢谢了，我有这方面的论文。但是怎么样在仿真时考虑电源和地噪声的因素呢？

这个问题问得好，

对于amp叫PSRR。

对于OSC叫什么我就不清楚了，

具体仿真的方法我也是不太知道，我觉得应该是通过瞬态吧，与仿真Kvco的方法差不多，改变电源电压，看频率变化量，越小越好。但是这样的问题是对于高频电源噪声没有方法仿真，所以只能估计，用经验去设计，尽量采用PSRR高的电路结构，比如在PMOS电流镜栅极上增加电容等方法。

hush051

:lol

hltll

这种波动好像只是会抬高一点vco的噪声，对毛刺好像是没什么影响的吧

yuanlk_seu

回复 13# kool


    kool先生你好，看到你的解释我受益匪浅，我有有个问题在仿真时我发现Vtune上只有2次谐波最明显，通过DFT分析Vtune上的频谱看到只有2次谐波比较明显，基波分量很小，我觉得是不是只有那个2谐波次（主要成分）分量的叠加到Vtune所占的比例最大，其余的成分比较小，因为变容二极管的Kvco如多小那么VCO输出的差分成分所造成的影响较小。我觉得只要稍微降低一下VCO的摆幅，可以降低那个纹波。因为基波降低我感觉对应的二次谐波也会降低，这样占主要成分的二次谐波幅度就会减小了，你觉得呢？

yuanlk_seu

回复 8# ilikeeatingcake


    我感觉你说的那个降低Kvco方法主要是来降低AM-PM的噪声，而不会降低Vtune上的纹波，Vtune上的纹波是二次谐波成分的叠加，是和电容的比值有关的，而不是电容值，不知道是不是？？？

纷乱的光

markmark

bebop_xu

marked

天天搞电路

   

kool 发表于 2008-7-24 16:39
看到的ＩＥＥＥ的论文上的全集成的ＰＬＬ　或者ＳＹＮＴＨＥＳＩＺＥＲ的仿真结果。在锁定状态下控制端电 ...

我最近也遇到这样问题，然后我将滤波器阶数增加了，然后会有好转。我之前看帖子说这种电压波动没有多大影响，因为频率远大于带宽。